延时环形振荡器是一种利用奇数个反相器或延时单元首尾相连形成闭环，通过控制各级延时来实现振荡的电子电路，是CMOS数字集成电路中最常用的片上时钟源之一。 它的核心工作原理基于信号在环路中传播时，每一级反相器都会引入一定的传输延时，而环路总延时决定了振荡周期。当环路增益大于1且相位偏移为360°时，电路就会自激振荡，输出连续的方波信号。与传统的LC振荡器或晶体振荡器相比，延时环形振荡器具有结构简单、易于集成、频率可调范围宽（通常从几兆赫到几吉赫）以及无需外部电感等优势，因此在处理器时钟生成、锁相环（PLL）、数据时钟恢复（CDR）以及片上测试时钟等领域得到广泛应用。
延时环形振荡器的基本构成通常包含一个奇数级（如3级、5级、7级）的反相器链，每一级反相器可以是简单的CMOS反相器，也可以是带有电流源控制的延时单元（例如通过改变偏置电流或负载电容来调节延时）。其振荡频率由公式 f = 1 / (2 × N × td) 决定，其中N为反相器级数，td为每一级的平均传输延时。通过外部电压（如VCO控制电压）或数字码字改变td，即可实现频率的连续调节或离散调节。需要注意，必须使用奇数级数才能保证负反馈条件满足振荡所需的180°相移（每一级反相器提供约180°相移，环形反馈后总相移为N×180°，当N为奇数时总相移为奇数倍180°，加上环路延时带来的附加相移，最终满足360°振荡条件）。若使用偶数级，则电路会进入锁存状态而非振荡。
在实际设计中，延时环形振荡器还面临电源噪声敏感性、相位噪声性能不如LC振荡器以及频率随工艺-电压-温度（PVT）变化较大的挑战。为解决这些问题，常引入差分结构、对称负载、稳压器供电以及片上温度补偿电路。此外，现代高性能PLL中常采用多级差分延时单元构成的环形振荡器，以获得更低的抖动和更宽调谐范围。
【延时环形振荡器相关话题】
问题1：为什么延时环形振荡器必须使用奇数级反相器？
回答1：因为每一级反相器在低频时引入约180°的相移（实际在高频下会略有偏差）。将奇数级反相器首尾相连，环路总相移为奇数倍180°，加上信号传输过程中的额外延时相移，最终能提供满足自激振荡所需的360°总相移。若使用偶数级，则总相移为偶数倍180°，加上延时相移后接近360°或0°，但此时电路呈现正反馈条件不稳定，实际上会进入锁存状态（输出保持恒定电平），无法产生周期性振荡。
问题2：如何调节延时环形振荡器的输出频率？
回答2：调节频率的核心是改变每一级延时单元的传输延时td。常见方法包括：1）改变偏置电流——通过控制电压调节延时单元中电流源的电流，电流越大，延时越小，频率越高；2）改变负载电容——在延时单元输出端接入可变电容（如MOS变容管），电容越大，延时越大，频率越低；3）改变电源电压——通过调节供电电压影响晶体管导通速度，从而改变延时，但此方法精度较低且易受噪声影响。在实际锁相环等应用中，通常采用电压控制（VCO）方式，利用一个调谐电压来连续调节频率。